Digital Verification Engineer

About Us

Move Silicon is the business unit of Move S.p.A. dedicated to the development of high-efficiency ASIC and SoC solutions for industrial, automotive, and IoT applications. We work closely with global customers to bring innovative analog and mixed-signal devices to market, with a strong focus on reliability and the sustainability of our designs.

The Role

‍We are building a new team of highly skilled engineers to tackle the most complex challenges in digital verification, with a strong emphasis on innovation and technical excellence. To this end, we are looking for a Digital Verification Engineer with proven experience in the functional verification of complex IPs and SoCs.
The role will be responsible for defining the verification strategy, implementing UVM/non-UVM environments, and driving verification closure, ensuring that devices meet the highest quality standards prior to tape-out.

Key Responsibilities

• Development of verification environments in SystemVerilog/UVM, including sequences, scoreboards, and transaction models.
• Definition of verification planning (Test Plan) and management of functional and code coverage (coverage-driven verification).
• Constrained-random testing, automated regressions, and analysis of results using coverage metrics.
• Debugging of RTL and simulation issues using waveform viewers and analysis tools.
• Formal verification and/or static linting for critical corner cases and safety-related logic.
• Automation scripting (Python, Perl, TCL, Bash) for CI/CD regressions on server farms.
• Close collaboration with RTL designers, international DV teams, layout and DFT teams.
• Preparation of technical reports and presentations for management and customers.
• Mentoring of junior engineers and interface with external partners (EDA vendors, prototyping/emulation service providers).

Requirements

Must-Have

4–5 years of experience in ASIC/SoC or complex IP verification

Master’s degree in Electronic Engineering / Computer Engineering (or equivalent)

Strong proficiency in SystemVerilog, UVM, and simulation tools (Cadence Xcelium, Synopsys VCS, Siemens Questa)

Solid experience in coverage-driven verification, constrained-random testing, and debug

Scripting skills in Python/Perl/TCL and use of version control systems (Git)

Nice-to-Have

Experience with formal verification (SVA/PSL, Cadence Jasper, Synopsys VC Formal)

Low-power verification with UPF/CPF

Knowledge of high-speed protocols (PCIe, DDR, Ethernet)

Experience with FPGA prototyping / hardware emulation

Familiarity with functional safety requirements (ISO 26262, DO-254, IEC 61508)

What We Offer

• Compensation: Permanent contract under the CCNL Commercio + electronic meal vouchers.
• Growth: A dynamic and stimulating work environment where you can expand your skills and experience.
• Work Location: Offices located in the heart of the city, close to public transport and services.
• Social Life: Regular team-building activities and social events to foster a sense of community and teamwork.
• Benefits: Performance-based annual bonus, canteen/meal vouchers, health insurance.

Work Locations

• Via Marcantonio Colonna 35, 20149 Milan – smart working available.
• Via Carlo Piaggia 421, 55100 Lucca – smart working available.

How to Apply

Send your updated CV to careers@move-x.it, specifying “Digital Verification Engineer – ASIC/SoC” in the subject line.
Only candidates who meet the must-have requirements will be considered.

Move Silicon promotes equal opportunities: we welcome applications regardless of gender, orientation, ethnicity, or personal beliefs. Candidates of all genders are welcome (pursuant to Law 903/77).
Please read our privacy policy pursuant to Article 13 of Regulation (EU) 2016/679 on data protection (GDPR).

‍

Chi siamo

Move Silicon è la business unit di Move S.p.A. dedicata allo sviluppo di soluzioni ASIC e SoC ad alta efficienza per applicazioni industriali, automotive e IoT. Lavoriamo in stretta collaborazione con clienti globali per portare sul mercato dispositivi analogici e mixed-signal innovativi, con un forte focus sull’affidabilità e sulla sostenibilità dei nostri progetti.

La posizione

Stiamo costruendo un nuovo team di ingegneri altamente qualificati per affrontare le sfide più complesse della digital verification, con un focus sull’innovazione e sull’eccellenza tecnica. Cerchiamo a tale scopo un/una Digital Verification Engineer con esperienza comprovata nella verifica funzionale di IP e SoC complessi. La figura sarà responsabile nella definizione della strategia di verifica, dell’implementazione di ambienti UVM/non UVM e della chiusura, garantendo che i dispositivi raggiungano i più alti standard di qualità prima del tape-out.

Responsabilità principali

• Sviluppo di ambienti di verifica in SystemVerilog /UVM, incluse sequenze, scoreboard e modelli di transazione.
• Definizione della pianificazione di verifica (Test Plan) e gestione della copertura funzionale e di codice (coverage-driven verification).
• Constrained-random testing, regressioni automatizzate e analisi dei risultati con metriche di copertura.
• Debug di bug RTL e di simulazione usando waveform viewer e strumenti di analysis.
• Formal verification e/o linting statico per corner case critici e logica di sicurezza.
• Script di automazione (Python, Perl, TCL, Bash) per regressioni CI/CD su server farm.
• Collaborazione stretta con designer RTL, team di DV internazionali, layout e DFT.
• Stesura di report tecnici e presentazioni per il management e i clienti.
• Mentorship di profili junior e interfaccia con partner esterni (EDA vendor, service di emulazione prototipale).

Requisiti

Must-have

4-5 anni di esperienza in verification di ASIC/SoC o IP complessi

Laurea magistrale in Ingegneria Elettronica / Informatica (o equivalente)

Padronanza di SystemVerilog, UVM e tool di simulazione (Cadence Xcelium, Synopsys VCS, Siemens Questa)

Competenza in coverage-driven verification, constrained-random e debug

Capacità di scripting in Python/Perl/TCL e utilizzo di sistemi di version control (Git)

Nice-to-have

Esperienza con formal verification (SVA/PSL, Cadence Jasper, Synopsys VC Formal)

Verifica low-power con UPF/CPF

Conoscenza di protocolli ad alta velocità (PCIe, DDR, Ethernet)

Esperienza su FPGA prototyping / emulazione HW

Familiarità con requisiti di sicurezza funzionale (ISO 26262, DO-254, IEC 61508)

Cosa offriamo

• Economics: tempo indeterminato CCNL Commercio + buoni pasto elettronici.
• Crescita: ambiente di lavoro dinamico e stimolante dove potrai accrescere le tue competenze ed esperienze.
• Sede lavorativa: uffici situati nel cuore della città, vicino ai trasporti pubblici e ai servizi.
• Socialità: team building ed eventi sociali regolari per promuovere un senso di comunità e lavoro di squadra.
• Benefit: bonus annuale legato a risultati, mensa interna/buoni pasto, assicurazione sanitaria.  

Sede di lavoro

Via Marcantonio Colonna 35, 20149 Milano – possibilità di smart working.

Via Carlo Piaggia 421, 55100 Lucca – possibilità di smart working.

Come candidarsi

 Invia CV aggiornato a careers@move-x.it indicando nell’oggetto “Digital Verification Engineer – ASIC/SoC”. Saranno presi in considerazione solo i profili che soddisfano i requisiti must-have.

Move-X promuove le pari opportunità: accogliamo candidature senza distinzione di genere, orientamento, etnia o convinzioni personali.

Accogliamo candidati di ogni genere (ai sensi della Legge 903/77). Ti invitiamo a leggere la nostra informativa sulla privacy, art. 13 del regolamento (UE) 2016/679 sulla protezione dei dati (GDPR).

‍